PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02-188944

(43) Date of publication of application: 25.07.1990

(51)Int.CI.

H01L 21/82 H01L 27/04

(21)Application number: 01-009406

(71)Applicant: SHA

SHARP CORP

(22)Date of filing:

17.01.1989

(72)Inventor:


KONO MASAHIRO


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To make an analysis, from the outside, of an incorporated circuit constitution difficult and to prevent the circuit constitution from being imitated by other persons by a method wherein an operation which is realized by a second semiconductor circuit element and a first semiconductor circuit element connected to it is made equal to an operation of the first semiconductor circuit element.

CONSTITUTION: In a semiconductor integrated circuit device where a plurality of semiconductor circuit elements have been formed, a second semiconductor circuit element of a specific kind is formed by being connected to a first semiconductor circuit element which is decided in advance; and the second semiconductor element is selected in such a way that an operation realized by the second semiconductor circuit element and by the first semiconductor circuit element





connected to it is equal to an operation of the first semiconductor circuit element. For example, a dummy P-type MOSFET 6 which is always in a conductive state irrespective of a level of a signal to be input from a dummy input terminal 16 and a dummy N-type MOSFET 7 which is always in a shut-off state are added to two P-type MOSFET's 2, 3 and two N-type MOSFET's 4, 5 which constitute a two-input NAND circuit; and a composite gate of an OR-NAND type in terms of a wiring operation is constituted.

THIS PAGE BLANK (USPTO)

✓ LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

⑩ 日本国特許庁(JP)

⑩ 特 許 出 願 公 開

⑫ 公 開 特 許 公 報(A) 平2-188944

@Int. CI. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)7月25日

7514-5F

H 01 L 21/82

審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称

半導体集積回路装置

頭 平1-9406 ②特

22出 願 平1(1989)1月17日

河野 @発 明 者

政 裕

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

70代 理 人 弁理士 西教 圭一郎 外1名

1、発明の名称

半導体集積回路装置

2、特許請求の範囲

複数の半導体回路業子が形成されて成る半導体 集積回路装置において、

予め定められる第1半導体回路男子に特定種類 の第2半導体回路業子を接続して形成し、

前記第2半導体回路業子は、該第2半導体回路 素子とこれが接続された第1半導体回路素子とが 実現する動作が前記第1半導体回路素子の動作と 等しくなるように選ばれるようにしたことを特徴 とする半導体集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本見明は、いわゆるマスタ・スライス方式によ る大規模集積回路(LSI)などに好適に実施さ れる半導体集積回路装置に関する。

一般に、新たな論理しSI(いわゆるフル・カ

スタムLSI)を作るためには膨大な開発期間と 費用がかるために多品種少量生産はできない。そ こで、ユーザの多様な要求に合った大規模集積回 路を短期間に安価で実現するセミ・カスタムしS 1 を実現するために従来からマスタ・スライス型 半導体集積回路装置が用いられる。このような半 導体集務回路装置は、いわゆるグート・アレイし SIと称され、前述したフル・カスタムLSIに 此べて、集積度や高速性の点で少し劣るけれども、 マスク開発が容易であるために、多品種少量生産 には有利である。

このようなマスタ・スライス型の半導体集積回 路装置では、複数のトランジスタなどによって予 め形成された各種のゲート(マスタ)に対して適 "宜金属配線を行うことによって、希望する論理回 路を構成して製品化される。

発明が解決しようとする課題

このように製品化された半導体集積回路装置は、 出荷後に金属配線などの接続構成などを金属顕微 親などによって解析することによって該半導体集

特開平2-188944 (2)

積回路装置内に 組込まれた 論理回路を再現することが 可能となる。このように 製造者に不利益になるような行為を 防止する ために、手作薬による レイアウトで論理 回路を 設計する 場合には他者 が 解析 し 知いように 冗長 な回路 を別述け加するよう な構成が 用いられているけれども、 量度される マスタ・スライス 型の 半導体 集 積回路 装置ではこの ような 冗長回路は 設けられて おらず、他者に容易に投做されやすくなる。

本発明の目的は、担込まれる回路構成の外部からの解析を困難にすることによって、その回路構成が他者に投資されることを防止することができる半導体集積回路装置を提供することである。

課題を解決するための手段

本発明は、複数の半導体回路素子が形成されて 成る半導体集積回路装置において、

予め定められる第1半導体回路業子に特定種類の第2半導体回路業子を接続して形成し、

前記第2半導体回路素子は、該第2半導体回路 素子とこれが接続された第1半導体回路素子とが 実現する 動作が前記 第1 半導体 回路 素子の 動作と 等しくなるように 選ばれるようにしたことを特徴 とする半導体集積 回路装置である。

作用

本発明に従えば、第1半球体回路案子に接続される第2半球体回路業子は、当該第2半球体回路業子は、対策第1半球体回路案子とが実現する動作が前記第1半球体回路票子の動作と等しくなるように選ばれるので、第2半球体回路票子は実質的な動作に寄与しない冗長回路構成を有する。したがって、このような半導体集積回路装置を外部からその構成を解析することが困難であり、他者の模倣の防止することができる。

実施例

第1図は本発明の一実施例の半導体集積回路装置の一部を構成する半導体回路素子1の平面図であり、第2図は半導体回路素子1に用いられる冗長設計によるP型MOS(金属一般化限-半導体)トランジスタの構成を示す断面図であり、第3図はNΨMOSトランジスタの構成を示す断面図で

B & .

本実施例の半導体回路素子1は、いわゆるマス タ・スライス型半導体集積回路装置に用いられる ものであり、後述される冗長擬似動作回路を付加 してその配数上からはOR-NAND型の複合ゲ ートに見えるように設計されており、実質上は2 入力NAND回路の効作が実現されるものである。 この半導体回路素子上の等値回路は、第4回に 示されている。第1図を参照して、半導体回路業 子1の構成について説明する。半導体回路素子1 は、2つのP型MOS電界効果トランジスタ(F E T) 2 。 3 と 、 2 つの N 型 M O S 電界効果トラ ンジスタ4、5と、質似P型MOS電界効果トラ ンジスタもと擬似N型MOS電界効果トランジス タフとから構成される。前記P型MOS電界効果 トランジスタ(以下、P型トランジスタと呼ぶ) 2 と N 型 M O S 電界効果トランジスタ(以下、 N 型トランジスタと呼ぶり4とによって相構型のト ランジスタが構成されるとともに、P型トランジ スタ3とN型トランジスタ5とによって相補型の

トランジスタが構成される。

P 型 ト ラ ン ジ ス タ 2 お よ び N 型 ト ラ ン ジ ス タ 4 のゲートには、一方入力端子11がそれぞれ共通 に接続され、P型トランジスタ3およびN型トラ ンジスタラのゲートには他方入力端子12がそれ ぞれ共通に接続される。 P型トランジスタ 2 およ び擬似P型トランジスタ6のソースにはそれぞれ 直流電源が接続される。擬似P型トランジスタ6 のドレインはP型トランジスタ3のソースに接続 される。P型トランジスタ2、3の各ドレインお よびN型トランジスタ4のソースはそれぞれ共通 に出力端子15に接続され、N型トランジスタ4 のドレインおよびN型トランジスタ5のソースは 腹似 N 型トランジスタフのソースに接続され、 N 型トランジスタ5および投収N型トランジスタフ のドレインはそれぞれ共通に接地される。覆似り 型トランジスタ6および擬似N型トランジスタ7 のゲートには、既似入力端子16がそれぞれ共通 に接続される。

このような構成を有する半導体回路業子1は、

特閒平2-188944 (3)

...

--- --₋--

£.

その配線上第5 図に示されるように O R - N A N D 型の複合ゲートを構成する。すなわち、前記他方入力端子 1 2 および假似入力端子 1 6 が O R 回路 2 0 の各入力端子とされ、前記一方入力端子 1 1 が A N D 回路 2 1 の一方入力端子とされるとともに、前記出力端子 1 5 がこの O R - N A N D 型の複合ゲートの出力端子とされる。

前記擬似P型トランジスタ6は、後述されるイオン注入技術によって常に導通状態となるように設定されている。すなわち、イオン注入技術によってそのしきい値電圧を比較的高く設定することによって、擬似入力端子16か6入力される信号のレベルにかかわらず常に導通状態となるように設定されている。同様にして擬似N型トランジスタフもイオン注入技術によって常に遮断状態となるように設定されている。

したがって、この半導体回路素子1は、実質的に第6図に示されるような等価回路となる。すなわち、前起駆似入力端子16からの入力信号のレベルにかかわらず嬰似P型トランジスタ6は導通

状態であり擬似 N 型トランジスタ 7 は遮断状態にあるので、これら 2 つのトランジスタ 6 、 7 は、半導体回路素子 1 の実質的な動作には寄与しない。したがってこの半導体回路素子 1 は、その実質的な動作に着目すれば、第 7 因に示されるように 2 入力 N A N D 回路と等価である。

次に、第1図〜第3図を参照して、この半導体 回路素子1の構成について設明する。

第1 図を参照して、半導体回路素子1 は、大略的にP型トランジスタ領域3 1 と N 型トランジスタ領域3 1 と N 型トランジスタ領域3 1 . 3 2 には、P型トランジスタのソース・ドレイン用のP・拡散領域3 3 および N 型トランジスタのソース・ドレイン用の N・拡散領域3 4 がそれぞれ致けられる。各拡散領域3 3 . 3 4 上には相互に同隔をあけてそれぞれゲート用ポリシリコン3 5 . 3 6 . 3 7 : 3 8 . 3 9 . 4 0 が形成される。

P型トランジスタ領域31 関のゲート用ポリシリコン35,36、37とN型トランジスタ領域

32のゲート用ポリシリコン38.39.40は、それぞれコンタクトホール41.42.43:44.45.46を介してアルミニウムから成る金以配線47.48.49によって相互に電気的に接続される。これら金属配線47.48.49は、それぞれ第4図に示される一方入力端子11、他方入力端子12、および仮以入力端子16にそれぞれ対応している。

......

ンに対応している。

この金属配線59の他方側端部はまたN・拡散左切場34のゲート用ポリシリコン44の第12日介間の部分にコンタクトホール60、61を介間において接続部は前記N型トランジスタ4のソート用ポリシリコン40の188、39間の部分にはコンタクトホール62、63を介して接続される。

すなわち、この金 反配線 6 4 の一方 四端部は 前記 N 型 トランジスタ4 、5 のドレインおよびソースとされ、その他方 四端部は 斑似 N 型 トランジスタ 7 のソースとされる。 N ・鉱 放 領域 3 4 のゲート 用ポリシリコン 4 5 、 4 6 間 の部分には コンタクトホール 6 7 、 6 8 を介して 金 反配線 6 9 が 接 焼される。この金 反配線 6 9 は N 型 トランジス

特閒平2-188944(4)

タ5および 吸以 N 型トランジスタ 7 の各ドレイン とされ、接地される。

次に、第1回および第2回を参照して、提供 P型トランジスタ6の構成について説明する。

取以 P型トランジスタ 6 は、 N・ - ウェル暦 7 0 上に ゲート用ポリシリコン 3 7 の両側部に P・ 拡散領域 7 1 . 7 2 間の N・ - ウェル暦 7 0 の部がは チャネル領域 7 3 とされる。このチャネル領域 7 3 上にホウ素イオンが注入されて P・ 拡散領域 7 4 が形成される。この P・ 拡散領域 7 4 上に ゲート 酸 化脱 7 5 を介して前記ゲート用ポリシリコン 3 7 が形成されている。

このようなP・拡散領域74を形成することによって、該股似P里トランジスタ6のしきい質を 圧をずらすことができ、ゲート用ポリシリコン3 7に印加されるゲート電圧のレベルにかかわらず 常に導通状態にすることができる。なお、このよう ウ無イオン注入によるP・拡散領域75を形成し なければ、通常のP型トランジスタとなる。第3 このように形成された半導体回路素子1においては、前述したホウ素イオン注入による P・ 拡散 領域 7 4 . 8 5 は金属類 微鏡などでは解析し難いために、その配線上からは O R - N A N D 回路のように見える。したがってこの配線構造上からはこの半導体回路素子1が実質的に N A N D 回路の動作を行うものであることを知ることができず、

その秘密性が保持される。なお、前述したイオン 注入を行う際には、その場所を特定するマスクを 用いてこれを行うようにする。

本実施例では、比較的簡単な回路構成について設切したけれども、実際に用いられる半導体を預回路装置においては、さらに複雑な回路構成を有する半導体回路業子を多数用いることによって、さらにその秘密性を向上することができる。なお、つき入を行う場所を変更することによって、その秘密性をさらに向上させることができる。

したがって、このような半導体回路素子の半導体部分が予め形成されており、金属配線によって希望する回路構成に実現されるマスタ・スライス型集積回路装置においても、その利点である工程数・マスク枚数の少なさを損なうことなく、 秘密性を向上して他者による解析を国難にすることができる。

発明の効果

以上のように本発明に従えば、組込まれた回路

構成の内容を他者に模倣されることなく、秘密性 を向上することができる。


4、図面の簡単な説明


第1 図は本発明の一実施例に用いられる半導体 集積回路装置の一部を構成する半導体回路 第7 1 の構成を示す平面図、第2 図は類似 P 型トランジスタ 6 の構成を示す断面図、第3 図は類似 N 型トランジスタ 7 の構成を示す断面図、第4 図および第5 図は半導体回路常子1 の配線構造上から見た等価回路図、第6 図および第7 図は半導体回路常子1 の実質的な等価回路図である。


1 … 半導体回路素子、 2 . 3 … P型トランジスタ、 4 . 5 … N型トランジスタ、 6 … 数似 P 型トランジスタ、 3 3 . 7 4 . 8 5 … P · 拡放領域


代理人 非厘士 西教 圭一郎


特開華2-188944 (5)

















28 5 ⊠

第 7 図

THIS PAGE BLANK (USPTO)